(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-97949

(43)公開日 平成11年(1999)4月9日


(51) Int.Cl. ⁶ H 0 3 F 3/343 G 1 1 C 11/407		F 1 H 0 3 F 3/343 H 0 3 K 5/13	Z	
H03K 5/13		G 1 1 C 11/34	354C	
# G 0 6 F 1/10		G 0 6 F 1/04	3 3 0 A	
		審查請求 未請求	請求項の数4 FD (全 5 頁)	
(21)出願番号	特願平9-273427	(, —, ,)出願人 000006655 新日本製鏃株式会社	
(22)出願日	平成9年(1997)9月19日	東京都千	代田区大手町2丁目6番3号	
		(72)発明者 髙橋 保	彦	
		東京都千	東京都千代田区大手町2-6-3 新日本	
		製鐵株式	製織株式会社内	
		(74)代理人 弁理士	國分 孝悦	

(54) 【発明の名称】 可変電流源およびこれを用いた電源電圧補償型積分遅延回路

(57)【要約】

【課題】 電源電圧の変動に比例した電流を容易に得られるようにする。

【解決手段】 第1の抵抗 4 を介して電源電圧 V d d に接続された第1のトランジスタ 2 と、第1の抵抗 4 と同じ抵抗値を有する第2の抵抗 5 を介して電源電圧 V d d に接続された第2のトランジスタ 3 とのゲート同士を接続してカレントミラー回路 1 を構成するとともに、電源電圧 V d d を分圧する抵抗分圧回路 6 の第3の抵抗 7 により降圧された電圧および第1の抵抗 4 により降圧された電圧および第1の抵抗 4 により降圧された電圧を入力とする差動増幅器 9 の出力に応じて第1のトランジスタ 2 に流れる電流を制御する第3のトランジスタ 1 0 を、カレントミラー回路 1 の脚の部分に設けることにより、第3のトランジスタ 1 0 が定電流源的に作用することができるようにして、電源電圧 V d d の変動に比例した電流をカレントミラーによって確実に取り出すことができるようにする。



1

【特許請求の範囲】

【請求項1】 第1の抵抗を介して第1の電源ラインに 接続された第1のトランジスタと、上記第1の抵抗と同 じ抵抗値を有する第2の抵抗を介して上記第1の電源ラ インに接続された第2のトランジスタとのゲート同士を 接続して構成したカレントミラー回路と、

上記第1の電源ラインに接続された第3の抵抗と、上記 第3の抵抗に直列に接続された第4の抵抗とを備え、上 記第1の電源ラインおよび第2の電源ライン間に供給さ れる電源電圧を分圧する抵抗分圧回路と、

上記第1の抵抗により降圧された電圧が一方の入力端に 印加されるとともに、上記抵抗分圧回路の上記第3の抵 抗により降圧された電圧が他方の入力端に印加されるよ うに成された差動増幅器と、

上記差動増幅器の出力に応じて上記第1のトランジスタ に流れる電流を制御する第3のトランジスタとを備えた ことを特徴とする可変電流源。

【請求項2】 上記第1のトランジスタおよび第2のト ランジスタはP型MOSトランジスタにより構成され、 り構成されることを特徴とする請求項工に記載の可変電 流源。

【請求項3】 請求項1に記載の可変電流源を備えた電 源電圧補償型積分遅延回路。

【請求項4】 請求項1に記載の可変電流源と、 入力クロックに応じてオン/オフが切り替えられるスイ

上記スイッチがオンのときに上記可変電流源から供給さ れる電流に従って積分電圧を蓄積するコンデンサと、 備えたことを特徴とする電源電圧補償型積分遅延回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は可変電流源およびこ れを用いた電源電圧補償型積分遅延回路に関し、特に、 電源電圧に比例した電流を得るための技術に関するもの である。

[0002]

【従来の技術】近年、マイクロプロセッサや半導体メモ ために高い周波数で動作することが要求されている。そ れに伴い、各LSIチップ間の同期、あるいは各LSI チップ内の回路の同期をとるためのクロックの周波数が 高まってきている。

【0003】このように動作周波数が非常に高速化して いる中、入力クロックに対して一定の遅延量を持つクロ ックを生成することが要求されることがある。例えば、 非常に高速なDRAMのインタフェースに関して、マイ クロプロセッサがバスを介してDRAMから情報を受け 取る際に、プロセッサにとってちょうど良いタイミング 50 易に想像される。すなわち、抵抗61を流れる電流は電

で情報を受け取れるように、DRAMから読み出すタイ ミングを入力クロックのタイミングよりも一定時間だけ 遅らせたいという要求がある。

0

【0004】従来、入力クロックに対して遅延を施すた めに、例えば積分遅延回路が用いられている。図3に示 すように、この積分遅延回路30は、定電流源31と、 コンデンサ32と、インバータ33とで構成される。こ の積分遅延回路30によれば、定電流源31からの電流 が積分動作によってコンデンサ32に積分電圧として徐 10 々に蓄積されていき、インバータ33への入力が徐々に 高まっていく。その後、積分電圧がインバータ33の論 理閾値を上回った時点でクロックを出力することによ り、積分開始から閾値に達するまでの時間だけクロック を遅延させることが可能である。

[0005]

【発明が解決しようとする課題】この場合、クロックの 遅延量は、外乱等によらず常に一定となることが要求さ れる。しかしながら、インバータ33を構成するCMO Sゲートの論理閾値は、一般に電源電圧の1/2程度に 上記第3のトランジスタはN型MOSトランジスタによ 20 設定されるため、インバータ33の論理閾値は電源電圧 に比例して変わってしまい、これに伴って遅延量も変化 してしまう。例えば、電源電圧Vddが上がると遅延時 間は長くなってしまう。

> 【0006】また、図4に示すように、図3の定電流源 31の代わりにP型MOSトランジスタイ1を用いる と、トランジスタ41を流れる電流は、電源電圧Vdd の変化よりも大きな変化が発生してしまう。そのため、 例えば電源電圧Vddが上がると遅延時間は短くなって

上記コンデンサに並列に接続されたインバータ回路とを 30 【0007】また、図5のように抵抗51を用いれば電 源電圧 V d d の影響はなくなるが、この回路構成ではス イッチングのための機能を有さず、実用上利用すること ができない。実用上利用できるようにするためには、ス イッチング用のトランジスタを更に設ける必要があり、 このトランジスタによって電源電圧Vddの影響を受け てしまう。

【0008】そのため、電源電圧Vddに依存しない積 分遅延回路を作ろうとする場合、電源電圧Vddの変動 に対して自己補正をする仕掛けを持たせることにより、 リ等の半導体集積回路(LSI)は、処理の高速化等の 40 コンデンサ32に対する充電電流を電源電圧Vddに比 例して変化させる必要がある。コンデンサ32に対する 充電電流を電源電圧Vddに比例して変えてやれば、電 源電圧Vddの変動によりインバータ33の論理閾値が 変わっても、それに対応して積分の速度が変わるので、 一定の遅延量を保つことができる。

> 【0009】このように電源電圧Vddに比例した電流 を得るための回路としては、図6のように、2つのMO Sトランジスタ62、63のゲート同士を接続したカレ ントミラー回路の脚の部分に抵抗61を設けたものが容

源電圧Vddに比例すると考えられるので、それをカレントミラーで取り出せば電源電圧Vddに比例した電流が得られると想像できる。

【0010】しかしながら、実際にはこの回路では、点 Pの電圧は抵抗61を流れる電流から決まるミラー電位 とはならず、抵抗61とP型MOSトランジスタ62と で電源電圧Vddが分圧された電位となってしまう。そ のため、カレントミラーがうまく動作せず、電源電圧V ddに比例した電流を得ることができないという問題が あった

【0011】本発明は、このような問題を解決するために成されたものであり、電源電圧の変動に比例した電流を容易に得ることが可能な回路を提供することを第1の目的とする。また、本発明は、電源電圧の変動によらず入力クロックに対する遅延量を常に一定に保つことが可能な積分遅延回路を提供することを第2の目的とする。

[0012]

【課題を解決するための手段】本発明の可変電流源は、 第1の抵抗を介して第1の電源ラインに接続された第1 のトランジスタと、上記第1の抵抗と同じ抵抗値を有す る第2の抵抗を介して上記第1の電源ラインに接続され た第2のトランジスタとのゲート同士を接続して構成し たカレントミラー回路と、上記第1の電源ラインに接続 された第3の抵抗と、上記第3の抵抗に直列に接続され た第4の抵抗とを備え、上記第1の電源ラインおよび第 2の電源ライン間に供給される電源電圧を分圧する抵抗 分圧回路と、上記第1の抵抗により降圧された電圧が一 方の入力端に印加されるとともに、上記抵抗分圧回路の 上記第3の抵抗により降圧された電圧が他方の入力端に 印加されるように成された差動増幅器と、上記差動増幅 器の出力に応じて上記第1のトランジスタに流れる電流 を制御する第3のトランジスタとを備えたことを特徴と する。

【0013】ここで、上記第1のトランジスタおよび第2のトランジスタをP型MOSトランジスタにより構成し、上記第3のトランジスタをN型MOSトランジスタにより構成しても良い。

【0014】また、本発明の電源電圧補償型積分遅延回路は、請求項1に記載の可変電流源を備えたことを特徴とする。例えば、請求項1に記載の可変電流源と、入力 40 クロックに応じてオン/オフが切り替えられるスイッチと、上記スイッチがオンのときに上記可変電流源から供給される電流に従って積分電圧を蓄積するコンデンサと、上記コンデンサに並列に接続されたインバータ回路とを備える。

[0015]

【 発明の実施の形態】以下、本発明の一実施形態を図面に基づいて説明する。図1は、本発明に係る可変電流源の一実施形態を示す図である。以下、この図1を用いて本実施形態の可変電流源について説明する。

4

【0016】図1において、1はカレントミラー回路であり、P型のMOS回路により構成された第1のトランジスタ2と、同じくP型のMOS回路により構成された第2のトランジスタ3とのゲート同士を接続して構成される。さらに、第1のトランジスタ2のゲートとドレイン間も接続される。

【0017】上記第1のトランジスタ2は、第1の抵抗 4を介して電源電圧Vddのラインに接続され、第2の トランジスタ3は、上記第1の抵抗4と同じ抵抗値を有 10 する第2の抵抗5を介して電源電圧Vddのラインに接 続される。同じ抵抗値としているのは、電源電圧Vdd に対する電圧降下を同じにするためである。

【0018】6は抵抗分圧回路であり、電源電圧Vddのラインに接続された第3の抵抗7と、この第3の抵抗7に直列に接続された第4の抵抗8とにより構成される。この抵抗分圧回路6は、電源電圧Vddを分圧する。電源ライン間に供給される電源電圧Vddを分圧する。なお、第3の抵抗7と第4の抵抗8との抵抗値は必ずしも同じである必要はないが、同じにした方が好ましい。 20 また、これらの抵抗値は、第1および第2の抵抗4,5の抵抗値より大きなものを用いる。

【0019】9は差動増幅器であり、第1の抵抗4により電源電圧Vddの降圧された電圧が一方の入力端に印加されるとともに、抵抗分圧回路6の第3の抵抗7により電源電圧Vddの降圧された電圧が他方の入力端に印加される。この差動増幅器9は、点Aおよび点Bの電圧が等しくなるように動作する。10はN型のMOS回路で構成された第3のトランジスタであり、差動増幅器9の出力に応じて上記第1のトランジスタ2に流れる電流30を制御する。

【0020】図1に示したように、本実施形態では、電流を検出する第1および第2の抵抗4,5は、カレントミラー回路1のゲート同士が接続されている側(カレントミラーの脚の部分)とは反対側に接続し、ゲート同士が接続されている側には、第1のトランジスタ2に流れる電流を制御する回路として、第3のトランジスタ10を接続している。そして、第1のトランジスタ2に流れる電流を、カレントミラーにて取り出すようにしている。

【0021】このように構成することにより、カレントミラーの脚の部分に抵抗を設けた図6の例の場合と異なり、第3のトランジスタ10は定電流源として機能することが可能となる。すなわち、差動増幅器9より第3のトランジスタ10に入力されるゲート電圧が小さくて第3のトランジスタ10が飽和領域に入っているときは、第3のトランジスタ10のドレイン電流は飽和電流となり、第3のトランジスタ10は定電流源的に作用する。【0022】したがって、点Cの電圧は、第3のトランジスタ10によって影響を受けず、カレントミラー回路

50 1によって決定されるミラー電位となる。このとき、カ

レントミラー回路1の出力電流は、第3のトランジスタ 10のゲート電圧(差動増幅器9の出力電圧)に応じて 変化する。この差動増幅器9の出力電圧は、電源電圧V ddに比例して変化するので、その結果、カレントミラ 一回路 1 からは電源電圧 V d d に比例した電流を得るこ とができる。

【0023】次に、上記のように構成した本実施形態の 可変電流源を適用した電源電圧補償型積分遅延回路の構 成例を、図2に示す。図2に示すように、本実施形態の 電源電圧補償型積分遅延回路20は、可変電流源21 と、コンデンサ22と、インバータ23と、CMOS下 ランジスタ等から成るスイッチ24とで構成される。

【0024】上記可変電流源21の内部構成は、図1に 示した通りであり、カレントミラー回路工を構成する第 2のトランジスタ3の出力電流がスイッチ24に与えら れるようになっている。このスイッチ24のゲート端子 には、図示しないクロック発生回路にて発生されたクロ ック信号が与えられ、そのクロックパルスの期間だけス イッチ24がONとなる。

ONになると、可変電流源21からスイッチ21を介し て与えられる電流が、積分動作によってコンデンサ22 に積分電圧として徐々に蓄積されていき、インバータ2 3への入力が徐々に高まっていく。その後、積分電圧が インバータ23の論理閾値を上回った時点でクロックを 出力することにより、積分開始から閾値に達するまでの 時間だけクロックを遅延させることができる。

【0026】このとき、インバータ23の論理閾値は、 電源電圧Vddに比例して変わってしまうが、可変電流 源21によって供給電流を電源電圧Vddに比例して変 30 【符号の説明】 えてやることにより、電源電圧Vddの変動によりイン バータ23の論理閾値が変わっても、それに対応して積 分の速度(積分電圧の立ち上がりカーブ)を変えること ができ、一定の遅延量を保つことができる。

【0027】なお、以上の実施形態では、カレントミラ 一回路 1 を P型のMOSトランジスタ2、3 により構成 したが、N型のMOSトランジスタにより構成しても良 い。また、本実施形態に係る可変電流源の1つの応用例 として電源電圧補償型積分遅延回路を挙げたが、これは 単なる一例に過ぎず、電源電圧の変動に比例して入力電 40 10 第3のトランジスタ 流が変化することが要求される回路に対しては、何れも 応用することが可能である。

[0028]

【発明の効果】本発明は上述したように、第1のトラン ジスタおよび第2のトランジスタのゲート同士を接続し てカレントミラー回路を構成し、そのゲート同士が接続 6

された側(脚の部分)の反対側に第1の抵抗および第2 の抵抗を介して第1の電源ラインを接続するとともに、 カレントミラー回路の脚の部分には、電源電圧を分圧す る抵抗分圧回路の第3の抵抗により降圧された電圧およ び第1の抵抗により降圧された電圧を入力とする差動増 幅器の出力に応じて第1のトランジスタに流れる電流を 制御する第3のトランジスタを設けたので、第3のトラ ンジスタは定電流源的に作用することができるようにな り、電源電圧の変動に比例した電流をカレントミラーに 10 よって確実に取り出すことができる。

【0029】また、本発明は、上記のように構成した可 変電流源を用いて電源電圧補償型積分遅延回路を構成し たので、積分遅延回路を構成するインバータの論理閾値 が電源電圧に比例して変わってしまっても、可変電流源 からの供給電流を電源電圧に比例して変えてやることに より、一定の遅延量を保つことができる。

【図面の簡単な説明】

【図1】本発明に係る可変電流源の一実施形態を示す図 である。

【0025】クロック信号の供給によりスイッチ24が、 2θ 【図2】本発明に係る可変電流源を適用した電源電圧補 償型積分遅延回路の一実施形態を示す図である。

【図3】従来の積分遅延回路の一構成例を示す図であ

【図4】従来の積分遅延回路の他の構成例を示す図であ

【図5】従来の積分遅延回路の更に他の構成例を示す図 である。

【図6】電源電圧に比例した電流を得るために考え得る 構成例を示す図である。

- 1 カレントミラー回路
- 2 第1のトランジスタ
- 3 第2のトランジスタ
- 4 第1の抵抗
- 5 第2の抵抗
- 6 抵抗分压回路
- 7 第3の抵抗
- 8 第4の抵抗
- 9 差動增幅器
- 20 電源電圧補償型積分遅延回路
- 2.1 可変電流源
- 22 コンデンサ
- 23 インバータ
- 24 スイッチ

